Captura esquematica (part2)

paso 5: guardar nuestro circuito, luego realizar la compilacion y sintesis. segun lo mostrado



paso 5 (extra): Una vez realizada la compilacion, PODEMOS ver la sintesis en ecuacion en leguaje quartus2 de la SINTESIS de nuestro circuito. en este caso se realizo una sintecis muy apreciable de todo nuestro circuito. Luego .. cuando Hagamos graficar al programa en RTL, este nos mostrara la grafica de esta sintesis. y se vera que es un cirtuito con muy pocos gates.
paso 6: Generar señales funcionales, luego de ahi sacar la tabla de verdad. La opcion para todo esto es el vector waveform




paso 7: si tenemos mas de 4 entradas entonces tendremos que pones un ed size de 1600 ns o 1.6 us. y pues los clocks de las diferentes señales tienen que ser la mitad de la superior.. vean como manejo los ports a, b, c , d.



paso 8: de la grafia,  puedes sacar tranquilamente el comportamiento. Tabla de verdad
paso 9: luego.. solo faltaria.. imprimir el circuito problema, luego imprimir el vector waveform. y finalmente el circuito simplicado, o grafico rtl del quartus 2.